Quelltext betrachten

Aus Infostudium Wiki

Du bist nicht berechtigt, die Seite zu bearbeiten. Gründe:

• Diese Aktion ist beschränkt auf Benutzer, die einer der Gruppen „Benutzer, student“ angehören.
• Du musst deine E-Mail-Adresse erst bestätigen, bevor du Bearbeitungen durchführen kannst. Bitte ergänze und bestätige Deine E-Mail in den Einstellungen.

Quelltext dieser Seite:

{{Überarbeiten}} ==Einführung== ==Grundlagen== ==Schaltfunktionen== ===Vereinfachung=== ==Fehlerdiagnose== ==OBDD== ==Elektronische Grundlagen== ===Spannung=== Kirschoffschen Gesetze Serienschaltung: <math>U_{ges} = \sum^n_{i=1} U_i</math> ===Widerstände=== Serienschaltung: <math>R_{ges} = \sum^n_{i=1} R_i</math> Parallelschaltung: <math>\frac{1}{R_{ges}} = \sum_{i=1}^n \frac{1}{R_i}</math> <math>U(t) = R \cdot i(t)</math> ===Kondensatoren=== Kapazität: <math>Q = C \cdot U, [C] = F</math> <math>C = \frac{\epsilon \cdot A}{d}</math> Energie: <math>\frac{1}{2} \cdot C \cdot U^2</math> Parallelschaltung: <math>C_{ges} = \sum_{i=1}^n C_i</math> Reihenschaltung: <math>\frac{1}{C_{ges}} = \sum_{i=1}^n \frac{1}{C_i}</math> <math>U(t) = \int_0^u du = \frac{1}{C} \cdot \int_o^t i(t) dt</math> Aufladevorgang: <math>U_C(t) = U_0 - R \cdot i_0 \cdot e^{-\frac{1}{R \cdot C} \cdot t} = U_0 (1- \frac{e \cdot i_0}{U_0} \cdot e^{-\frac{1}{R \cdot C} \cdot t})</math> Entladevorgang: <math>U_C(t) = U_0 \cdot e^{-\frac{1}{R \cdot C} \cdot t}</math> <math>i(t) = i_0 \cdot e^{-\frac{1}{R \cdot C} \cdot t}</math> Zeitkonstante: <math>\tau = R \cdot C</math> ===Spule=== Lenzsche Regel: Die induzierte Spannung erzeugt einen Induktionsstrom, der so gerichtet ist, dass sein magnetisches Feld der Flussänderung, die ihn verursacht hat, entgegen wirkt. L = Induktivität <math>u(t) = L \cdot \frac{di(t)}{dt}</math> <math>i(t) = \frac{1}{L} \int_0^t u(x) dx</math> <math>i = i_0 \cdot (1 - e^{- \frac{R}{L} \cdot t})</math> <math>\tau=\frac{L}{R}</math> ===Diode=== pn-Übergang Sperrschicht: Zonenübergangsgebiete In Sperrrichtung angeschlossen ====Einweg-Gleichrichter==== Anschluss der Diode an eine Quelle mit Wechselspannung. Elektronenfluss wird dadurch in eine Richtung zeitweise behindert. ====Brücken-Gleichrichter==== Konstruktion mit Dioden, die trotz Wechselspannungsquelle den Fluss der Elektronen so regeln, dass die Spannung zwischen zwei Punkten immer nur positiv oder nur negativ ist. ====UND/ODER-Schaltung==== ===Transistor=== npn (üblich) oder pnp Anschlüsse: Basis, Collector, Emitter <math>U_{CE} = </math> Kollektor-Emitter-Spannung <math>U_{BE} = </math> Basis-Emitter-Spannung <math>U_{CB} = </math> Kollektor-Basis-Spannung <math>I_C =</math> Kollektorstrom <math>I_B =</math> Basisstrom <math>I_E =</math> Emitterstrom <math>I_B << I_C</math> Stromverstärkung: <math>B_N = \frac{I_C}{I_B}</math> Eingangsstromkreis an der Basis Laststromkreis an Emitter und Collector Lastwiderstandsgeraden: <math>I_C = -\frac{1}{R} \cdot U_{CE} + \frac{1}{R} \cdot U_B</math>. Einzeichnen: Linie von <math>\frac{U_B}{R}</math> nach <math>U_B</math> Arbeitspunkt: Schnittpunkt der Lastwiderstandsgeraden und der Senkrechten am Punkt <math>U_{CE}</math> ===Kennlinien=== Eingangskennlinie Transferkennlinie Lastgerade Ausgangskennlinienfeld Arbeitspunkt: Schnittpunkt der Lastwiderstandkennlinie mit der Ausgangskennlinie. Lastwiderstandsgerade: <math>I_C = -\frac{1}{R} \cdot U_{CE} + \frac{U_B}{R}</math> ===Feldeffekttransistoren=== MOS = Metall-Oxid-Halbleiterbauteil Inverter, NAND, NOR ==Schaltwerke== Ringzähler DAG ===Delay=== Vorspeicher, Speicher, Takt. Arbeitsphase: Der Inhalt des Speichers wird abgegeben. Ein Signal wir im Vorspeicher abgelegt. Setzphase: Sperre wird kurzzeitig von einem Impulsgeber aufgehoben. V wird in S weitergegeben. 4-Bit-Ringzähler Flimmerschaltung Register ==Speichertechnologien== NOR-Latch Getaktetes SR Latch Prinzip eines Pulsgenerators D Flip-Flop. Unterschied zum D-Latch D-Latch Negativ gesteuertes D-Latch RAM Speicherchip SRAM: Static Ram, sehr schnell, Einsatz als Second Level Cache DRAM: Dynamic RAM, billig, etwas langsamer, Auffrischung nötig, nur in MOS-Technik realsisierbar, dynamische Speicherung -> geringere Anzahl von Transistoren, nur 1 Transistor und 1 Kondensator pro Speicherzelle nötig, Information wird beim Lesen zerstört Rückgekoppelter Transistorschalter Bipolares SRAM Ein-Transistor-Speicherzelle Festwerspeicher, Read-Only-Memory (ROM) PROM-Speicher EPROM-Speicher EEPROM-Speicher Flash-Speicher (Flash-EEPROM-Speicher): Nur NOR und NAND ==Addiernetze== == Zahlendarstellung == * Einer-Komplement * Zweier-Komplement * BCD Code, Binary Coded Decimal, erschwerte Addition * Festkomma-Darstellung ** Umrechnung: <math>(0,6875)_{10} = (0,1011)_{2}</math> ** Dezimal nach Binär: Kommastellen immer mit 2 multiplizieren und Vorkommastelle aufschreiben ** Binär nach Dezimal: <math>1 \cdot \frac{1}{2} + 0 \cdot \frac{1}{4} + ...</math> ===Gleitkomma-Darstellung=== Jede Zahl z: <math>z = \pm m \times b^{\pm d}</math> Normalisiert: <math>\frac{1}{b} \le |m| < 1</math> Beispiel: 32 bit Zahl, Basis 2 <math>0 \ 10011101001110011000000 \ 00001101</math> <math>(0,10011101001110011000000)_{2} \cdot (2^{13})_{10}</math> <math>(10011101001110011000000,0011)_{2}</math> <math>(5031,1875)_{10}</math> ===IEEE 754=== *0: Vorzeichen S *1-8: Exponent E *9-31: Mantisse M <math>N = (-1)^S 2^{E-127} (1+M)</math>, 0<E<255 Bsp: N = -1,5 -> S = 1, E = 127, M = 0.5, <math>1 \ 01111111 \ 1000000000...</math> <math>N = (-1)^1 \cdot 2^{127-127} \cdot 1,5 = -1 \cdot 2^0 \cdot 1,5 = -1,5</math> NaN Darstellung: Mantisse != 0 und E=255 (32bit) oder E=2047 (64bit) Überlauf (Ergebnis einer Operation zu groß) Darstellung: Mantisse = 0 und E=255 (32bit) oder E=2047 (64bit) Unterlauf Darstellung: in nicht-normalisierter Form: E=0, S=0, M=0 ===Carry-Save-Multiplikation=== ===Gleitkomme Rechenregeln=== ==Hardwaresynthese== ===Programmable Logic Array (PLA)=== * 0 = Identer * 1 = Oder * 2 = Multiplizierer / Und * 3 = Negat-Multiplizierer Von oben immer 1, von links 0 Rechts neben Eingängen Und-Ebene, links neben Ausgängen Oder-Ebene Punkt-orientierte PLA-Darstellung: Jeweils pro Input einen negativ-Input Faltung von PLAs Block Faltung ==VHDL (Hardwarebeschreibungssprache)== ==Von Neumann-Rechner== * Ausführung eines Befehls pro Zeitpunkt * Speicherzelleninhalte können sein: Daten, Befehl, Adresse * Daten und Programme im Speicher ungetrennt. Sicherheitsrisiko ===Aufbau=== * CPU (Datenprozessor + Befehlsprozessor) * ROM * RAM * Datenbus * I/O * Speicher * Adressbus ALU = Arithmetic Logic Unit ===Fetch/Execute-Zyklus=== '''Fetch-Phase''' * MAR (Memory Allocation Register) <- PC (Programmcounter) * MBR (Memory Buffer Register) <- <MAR> (Wert an <Adresse>) * IR (Instruction Register) <- MBR '''Execution-Phase''' Befehlsausführung + Initiierung der nächsten Fetch-Phase ===Speicherhierarchie=== CPU <-> Register <-> Cache <-> Hauptspeicher <-> Hintergrundspeicher ===Klassifikation=== * Akkumulator-Architektur: Aus Speicher in ALU und Zwischenergebnisse in Akku * Stack-Architektur: Aus Speicher in Stack, dann ALU und wieder Stack * Register-Speicher-Architektur: Speicher -> ALU -> Register -> ALU . CISC-Rechner * Register-Register-Architektur: Speicher | Register -> ALU -> Register . RISC-Rechner ===Probleme der CISC-Prozessoren=== * von Neumannsche Flaschenhals * * ==RISC/CISC-Rechner und MMX== ==Mikrocontroller== ==Analoge Schaltungen== Darlington-Schaltung: Stromverstärker durch mehrfache Transistoren Differenzverstärker Operationsverstärker <math>A = (E1-E2) \cdot L</math> L = Leerlaufverstärkung ===Pulsweitenmodulation (PWM)=== <math>U_m = U_{aus} + (U_{ein} - U_{aus}) \cdot \frac{t_{ein}}{t_{ein} + t_{aus}}</math> ===Zählverfahren=== PWM + Widerstand + Kondensator * Einfach und günstig * 1-PIN * Qualität gering * Anfängliche Verzögerung wegen Kondensatoraufladung ===Wägeverfahren=== <math>V_0 = V_{ref} \cdot \sum_{i=1}^r \frac{1}{2^i} b_{r-i}</math> ===Analog-Digital Umwandlung=== Spannung in Binärzahlen umwandeln. Dazu Bereiche einer binären Zahl zuweisen. ===Flash-Wandler=== ===Tracking-Wandler===

Zurück zur Seite Zusammenfassung (Technische Informatik).