Zusammenfassung (Technische Informatik)

Aus Infostudium Wiki

Dieser Artikel soll in Zukunft noch erweitert bzw. überarbeitet werden. Dies soll aber nicht als Reservierung aufgefasst werden. Mitarbeit ist erwünscht.

Inhaltsverzeichnis

1 Einführung
2 Grundlagen
3 Schaltfunktionen
- 3.1 Vereinfachung
4 Fehlerdiagnose
5 OBDD
6 Elektronische Grundlagen
7 Schaltwerke
- 7.1 Delay
8 Speichertechnologien
9 Addiernetze
10 Zahlendarstellung
11 Hardwaresynthese
- 11.1 Programmable Logic Array (PLA)
12 VHDL (Hardwarebeschreibungssprache)
13 Von Neumann-Rechner
14 RISC/CISC-Rechner und MMX
15 Mikrocontroller
16 Analoge Schaltungen

Einführung

Grundlagen

Schaltfunktionen

Vereinfachung

Fehlerdiagnose

OBDD

Elektronische Grundlagen

Spannung

Kirschoffschen Gesetze

Serienschaltung: $U_{ges} = \sum^n_{i=1} U_i$

Widerstände

Serienschaltung: $R_{ges} = \sum^n_{i=1} R_i$

Parallelschaltung: $\frac{1}{R_{ges}} = \sum_{i=1}^n \frac{1}{R_i}$

$U(t) = R \cdot i(t)$

Kondensatoren

Kapazität: $Q = C \cdot U, [C] = F$

$C = \frac{\epsilon \cdot A}{d}$

Energie: $\frac{1}{2} \cdot C \cdot U^2$

Parallelschaltung: $C_{ges} = \sum_{i=1}^n C_i$

Reihenschaltung: $\frac{1}{C_{ges}} = \sum_{i=1}^n \frac{1}{C_i}$

$U(t) = \int_0^u du = \frac{1}{C} \cdot \int_o^t i(t) dt$

Aufladevorgang: $U_C(t) = U_0 - R \cdot i_0 \cdot e^{-\frac{1}{R \cdot C} \cdot t} = U_0 (1- \frac{e \cdot i_0}{U_0} \cdot e^{-\frac{1}{R \cdot C} \cdot t})$

Entladevorgang: $U_C(t) = U_0 \cdot e^{-\frac{1}{R \cdot C} \cdot t}$

$i(t) = i_0 \cdot e^{-\frac{1}{R \cdot C} \cdot t}$

Zeitkonstante: $\tau = R \cdot C$

Spule

Lenzsche Regel: Die induzierte Spannung erzeugt einen Induktionsstrom, der so gerichtet ist, dass sein magnetisches Feld der Flussänderung, die ihn verursacht hat, entgegen wirkt.

L = Induktivität

$u(t) = L \cdot \frac{di(t)}{dt}$

$i(t) = \frac{1}{L} \int_0^t u(x) dx$

$i = i_0 \cdot (1 - e^{- \frac{R}{L} \cdot t})$

$\tau=\frac{L}{R}$

Diode

pn-Übergang

Sperrschicht: Zonenübergangsgebiete

In Sperrrichtung angeschlossen

Einweg-Gleichrichter

Anschluss der Diode an eine Quelle mit Wechselspannung. Elektronenfluss wird dadurch in eine Richtung zeitweise behindert.

Brücken-Gleichrichter

Konstruktion mit Dioden, die trotz Wechselspannungsquelle den Fluss der Elektronen so regeln, dass die Spannung zwischen zwei Punkten immer nur positiv oder nur negativ ist.

UND/ODER-Schaltung

Transistor

npn (üblich) oder pnp

Anschlüsse: Basis, Collector, Emitter

$U C E =$ Kollektor-Emitter-Spannung

$U B E =$ Basis-Emitter-Spannung

$U C B =$ Kollektor-Basis-Spannung

$I C =$ Kollektorstrom

$I B =$ Basisstrom

$I E =$ Emitterstrom

$I B < < I C$

Stromverstärkung: $B_N = \frac{I_C}{I_B}$

Eingangsstromkreis an der Basis

Laststromkreis an Emitter und Collector

Lastwiderstandsgeraden: $I_C = -\frac{1}{R} \cdot U_{CE} + \frac{1}{R} \cdot U_B$ . Einzeichnen: Linie von $\frac{U_B}{R}$ nach $U B$

Arbeitspunkt: Schnittpunkt der Lastwiderstandsgeraden und der Senkrechten am Punkt $U C E$

Kennlinien

Eingangskennlinie

Transferkennlinie

Lastgerade

Ausgangskennlinienfeld

Arbeitspunkt: Schnittpunkt der Lastwiderstandkennlinie mit der Ausgangskennlinie.

Lastwiderstandsgerade: $I_C = -\frac{1}{R} \cdot U_{CE} + \frac{U_B}{R}$

Feldeffekttransistoren

MOS = Metall-Oxid-Halbleiterbauteil

Inverter, NAND, NOR

Schaltwerke

Ringzähler

DAG

Delay

Vorspeicher, Speicher, Takt.

Arbeitsphase: Der Inhalt des Speichers wird abgegeben. Ein Signal wir im Vorspeicher abgelegt.

Setzphase: Sperre wird kurzzeitig von einem Impulsgeber aufgehoben. V wird in S weitergegeben.

4-Bit-Ringzähler

Flimmerschaltung

Register

Speichertechnologien

NOR-Latch

Getaktetes SR Latch

Prinzip eines Pulsgenerators

D Flip-Flop. Unterschied zum D-Latch

D-Latch

Negativ gesteuertes D-Latch

RAM Speicherchip

SRAM: Static Ram, sehr schnell, Einsatz als Second Level Cache

DRAM: Dynamic RAM, billig, etwas langsamer, Auffrischung nötig, nur in MOS-Technik realsisierbar, dynamische Speicherung -> geringere Anzahl von Transistoren, nur 1 Transistor und 1 Kondensator pro Speicherzelle nötig, Information wird beim Lesen zerstört

Rückgekoppelter Transistorschalter

Bipolares SRAM

Ein-Transistor-Speicherzelle

Festwerspeicher, Read-Only-Memory (ROM)

PROM-Speicher

EPROM-Speicher

EEPROM-Speicher

Flash-Speicher (Flash-EEPROM-Speicher): Nur NOR und NAND

Addiernetze

Zahlendarstellung

Einer-Komplement
Zweier-Komplement
BCD Code, Binary Coded Decimal, erschwerte Addition
Festkomma-Darstellung
- Umrechnung: $(0,6875) 10 = (0,1011) 2$
- Dezimal nach Binär: Kommastellen immer mit 2 multiplizieren und Vorkommastelle aufschreiben
- Binär nach Dezimal: $1 \cdot \frac{1}{2} + 0 \cdot \frac{1}{4} + ...$

Gleitkomma-Darstellung

Jede Zahl z: $z = \pm m \times b^{\pm d}$ Normalisiert: $\frac{1}{b} \le |m| < 1$

Beispiel: 32 bit Zahl, Basis 2

$0 \ 10011101001110011000000 \ 00001101$

$(0,10011101001110011000000)_{2} \cdot (2^{13})_{10}$

$(10011101001110011000000,0011) 2$

$(5031,1875) 10$

IEEE 754

0: Vorzeichen S
1-8: Exponent E
9-31: Mantisse M

$N = ( - 1) S 2 E - 127 (1 + M)$ , 0<E<255

Bsp: N = -1,5 -> S = 1, E = 127, M = 0.5, $1 \ 01111111 \ 1000000000...$

$N = (-1)^1 \cdot 2^{127-127} \cdot 1,5 = -1 \cdot 2^0 \cdot 1,5 = -1,5$

NaN Darstellung: Mantisse != 0 und E=255 (32bit) oder E=2047 (64bit)

Überlauf (Ergebnis einer Operation zu groß) Darstellung: Mantisse = 0 und E=255 (32bit) oder E=2047 (64bit)

Unterlauf Darstellung: in nicht-normalisierter Form: E=0, S=0, M=0

Carry-Save-Multiplikation

Gleitkomme Rechenregeln

Hardwaresynthese

Programmable Logic Array (PLA)

0 = Identer
1 = Oder
2 = Multiplizierer / Und
3 = Negat-Multiplizierer

Von oben immer 1, von links 0

Rechts neben Eingängen Und-Ebene, links neben Ausgängen Oder-Ebene

Punkt-orientierte PLA-Darstellung: Jeweils pro Input einen negativ-Input

Faltung von PLAs

Block Faltung

VHDL (Hardwarebeschreibungssprache)

Von Neumann-Rechner

Ausführung eines Befehls pro Zeitpunkt
Speicherzelleninhalte können sein: Daten, Befehl, Adresse
Daten und Programme im Speicher ungetrennt. Sicherheitsrisiko

Aufbau

CPU (Datenprozessor + Befehlsprozessor)
ROM
RAM
Datenbus
I/O
Speicher
Adressbus

ALU = Arithmetic Logic Unit

Fetch/Execute-Zyklus

Fetch-Phase

MAR (Memory Allocation Register) <- PC (Programmcounter)
MBR (Memory Buffer Register) <- <MAR> (Wert an <Adresse>)
IR (Instruction Register) <- MBR

Execution-Phase

Befehlsausführung + Initiierung der nächsten Fetch-Phase

Speicherhierarchie

CPU <-> Register <-> Cache <-> Hauptspeicher <-> Hintergrundspeicher

Klassifikation

Akkumulator-Architektur: Aus Speicher in ALU und Zwischenergebnisse in Akku
Stack-Architektur: Aus Speicher in Stack, dann ALU und wieder Stack
Register-Speicher-Architektur: Speicher -> ALU -> Register -> ALU . CISC-Rechner
Register-Register-Architektur: Speicher | Register -> ALU -> Register . RISC-Rechner

Probleme der CISC-Prozessoren

von Neumannsche Flaschenhals

RISC/CISC-Rechner und MMX

Mikrocontroller

Analoge Schaltungen

Darlington-Schaltung: Stromverstärker durch mehrfache Transistoren

Differenzverstärker

Operationsverstärker

$A = (E1-E2) \cdot L$

L = Leerlaufverstärkung

Pulsweitenmodulation (PWM)

$U_m = U_{aus} + (U_{ein} - U_{aus}) \cdot \frac{t_{ein}}{t_{ein} + t_{aus}}$

Zählverfahren

PWM + Widerstand + Kondensator

Einfach und günstig
1-PIN
Qualität gering
Anfängliche Verzögerung wegen Kondensatoraufladung

Wägeverfahren

$V_0 = V_{ref} \cdot \sum_{i=1}^r \frac{1}{2^i} b_{r-i}$

Analog-Digital Umwandlung

Spannung in Binärzahlen umwandeln. Dazu Bereiche einer binären Zahl zuweisen.